# 19日本国特許庁(JP)

① 特許出願公開

#### 平1-282815 ⑫ 公 開 特 許 公 報(A)

®Int. Cl. ⁴

識別記号 庁内整理番号 ❸公開 平成1年(1989)11月14日

H 01 L 21/265

-7738—<u>5</u> <u>F</u>

27/04 27/10

未請求 請求項の数 1 (全3頁) ·8624-5F審査請求

60発明の名称

トレンチ型メモリーセルの製造方法

3 2 5

頤 昭63-112033 印特

頭 昭63(1988)5月9日 ❷出

72発 明 者 暗

大阪府門真市大字門真1006番地 松下電子工業株式会社内

松下電子工業株式会社 勿出 顧 人

大阪府門真市大字門真1006番地

弁理士 森本 個代 理 人 義弘

1. 発明の名称

トレンチ型メモリーセルの製造方法

2. 特許請求の範囲

1、半導体基板上に、トレンチェッチマスクと して、下暦に半絶株性説もしくは導電性説、上 羅に絶縁性トレンチェッチマスクを成扱した後 に、トレンチを形成し、その後、イオンピーム をトレンチ側壁に対して所定の角度順けた状態 で照射しながら、トレンチの形成されたウェハ ーを回転させて、トレンチ側壁へ不純物をドー ピングするトレンチ型メモリーセルの製造方法。

3. 発明の詳欄な説明

産業上の利用分野

本発明は、イオン注入法を用いたトレンチ型メ モリーセルの製造方法に関するものである。

従来の技術

4 MピットダイナミックRAM以上の集積度を 持ったメモリー素子においては、キャパシタ苷量 を5011以上確保すると同時に集積度を上げるため にチップ面積を縮小する必要がある。このため、 溝を掘りキャパシタとするトレンチキャパシタ技 術が必要不可欠のものとなってきている。トレン チキャパシタにおいては、電子を移動し易くする ためと、電荷保持の時間を長くするために、酸化 膜の下のトレンチ側壁に一定濃度以上の一様な不 頼物拡散暦を形成しなければならない。

従来から、トレンチ関型への不畅物ドーピング 法としてイオン注入法がある。この方法は、第2 図(a) に示すように、半導体基板11の上にトレン チェッチマスク12を形成し、異方性エッチングに より第2团(b) に示すように、トレンチエッチマ スク12のパターンニングを行い、さらに、非2因 (c) に示すように、半導体基板11にトレンチ13を 形成し、その後、所定の角度傾けた状態でピーム 14を照射しながら、トレンチの形成されたウエハ ~を回転させてトレンチ側壁へイオン往入を行い、 不頼物をドーピングする方法である。

発明が解決しようとする課題

しかしながら、従来のトレンチエッチマスク 12

本発明は上記問題を解決するもので、トレンチ 側型にイオンを注入する際にトレンチェッチマス クが注入イオンにより帯電されてイオンピームが 広がることのないトレンチ型メモリーセルの製造 方法を提供することを目的とするものである。. 関語を解決するための手段

上記問題を解決するために本発明は、すくなく とも2階のトレンチェッチマスクを半導体基板上 に形成し、このトレンチェッチマスクの上腹には

る絶縁性トレンチェッチマスク3を 1.0μmの厚さで形成し、所定の部分を取り除い、第1回(b)に示すように、2回のトレンチョングをいった。 2回のトレンチョングを行い、 さいからに、 2回のトレンチョングを行い、 2回のトレンチョングを行い、 20世紀を行って、 20世紀を行って、 20世紀を行って、 20世紀を行って、 20世紀を行って、 20世紀を行って、 20世紀を行って、 20世紀をで、 20世紀

上記帳成により、トレンチェッチマスク4として下層に半絶線性膜2を用いているので、トレンチェッチマスク4にたまった電荷がその半絶線性膜2を介して半導体基体1の側に透げて、トレンチェッチマスク4のイオンにより帯電する量が射御される。これにより、イオンピーム6が広がる

・ ・ ・ ・ 作用

上記構成により、トレンチェッチマスクとして 下間に半絶様性膜もしくは導電性膜を用いてそので、トレンチェッチマスクの電荷がその半絶様 性関もしくは導電性膜を介して半導体基板側に追 げ、トレンチェッチマスクのイオンにより帯電さ れる最が創御されて、イオンピームが広かること が防止されるものであり、さらにはトレンチの へのイオン注入量の制御を容易に行えるものであ

#### 実施例

以下、本発明の実施例を図面に基づき説明する。 第1図(a) ~(c) は本発明の一実施例を示すト レンチ型メモリーセルの製造方法の工程順の断面 図である。まず、第1図(a) に示すように、単結 島シリコンからなる半導体基板1の上にカーポン 系の半絶縁性膜2を 0.2μmの厚さで形成し、そ の上にCVD法により形成したSiOz 膜からな

ことが防止され、ウェバー内部での拡散層深さの はらつきが減少すると同時に実用上問題のない拡 散層深さを得ることができる。

なお、トレンチェッチマスク4として下層に半 絶縁性膜のかわりに導電性膜を用いてもよく、同 様の作用効果が得られる。

### 発用の効果

以上のように本発明によれば、トレンチェッチマスクを、半絶線性限もしくは導電性限と適常の 絶縁性トレンチェッチマスク7との2層構造にす ることにより、トレンチ側型へのイオン注入にお けるウェハー内のばらつきが減少し、トレンチ側 壁へのイオン注入量の制御を容易に行える。

## 4. 図面の簡単な説明

第1図(a) ~(C) は本発明の一実施例を示すトレンチ型メモリーセルの製造方法の工程順の断面図、第2図(a) ~(C) は従来のトレンチ例壁へのイオン注入法による不死物ドーピングの工程順の断面図である。

1 … 半導体基板、2 … 半絶線性数、3 … 絶線性

第 2 図

トレンチェッチマスク、4 …トレンチェッチマラク、5 …トレンチ、6 …ィオンピーム。

代理人

点 本

34.







